Clock
디지털회로에서는 클록을 사용하여 전기 신호들이 처리된다. 컴퓨터는 일반적으로 2진수를 쓰는데 그 이유는 전원을 껐다 켰다 하는 전압 조절에 의한 방식으로 신호를 주기 때문이다. 보통 전압이 들어가면 논리 1, 전압이 안들어가면 논리 0 (실제로는 전압 레벨 차에 구분하기도 하지만..) 으로 식별하는데 연속적으로 논리 1 신호를 주게 되면 이 것을 어떻게 판별할 것인가. 때문에 클록 신호가 필요하다. 연속으로 1, 1, 1 … 의 신호가 발생할 때 클록이 튀는 회수에 맞춰 데이터 신호를 잘라 구분하는 것이다.
참조
- Clock Signal - http://egloos.zum.com/da3se0k/v/16800
- Clock 이란? - http://egloos.zum.com/recipes/v/4972717
- PLL과 M/N:D - http://egloos.zum.com/recipes/v/5139503
- PLL (Phase Locked Loop) - http://www.rfdh.com/bas_rf/begin/pll.php3
- fclk, hclk, pclk - http://damduc.tistory.com/148